<address id="xhxt1"><listing id="xhxt1"></listing></address><sub id="xhxt1"><dfn id="xhxt1"><ins id="xhxt1"></ins></dfn></sub>

    <thead id="xhxt1"><dfn id="xhxt1"><ins id="xhxt1"></ins></dfn></thead>

    Java内存模型Cookbook(三)多处理器

    原文:http://gee.cs.oswego.edu/dl/jmm/cookbook.html

    作者:Doug Lea 翻译:古圣昌 ? 校对:欧振聪,方腾飞

    1. 指令重排
    2. 内存屏障
    3. 多处理器
    4. 指南

    本文总结了在多处理器(MPs)中常用的的处理器列表,处理器相关的信息都可以从链接指向的文档中得到(一些网站需要通过注册才能得到相应的手册)。当然,这不是一个完全详细的列表,但已经包括了我所知道的在当前或者将来Java实现中所使用的多核处理器。下面所述的关于处理器的列表和内容也不一定权威。我只是总结一下我所阅读过的文档,但是这些文档也有可能是被我误解了,一些参考手册也没有把Java内存模型(JMM)相关的内容阐述清楚,所以请协助我把本文变得更准确。

    一些很好地讲述了跟内存屏障(barriers)相关的硬件信息和机器(machines)相关的特性的资料并没有在本文中列出来,如《Hans Boehm的原子操作库(Hans Boehm’s atomic_ops library)》, ?《Linux内核源码(Linux Kernel Source)》, 和 《Linux可扩展性研究计划(Linux Scalability Effort)》。Linux内核中所需的内存屏障与这里讨论的是非常一致的,它已被移植到大多数处理器中。不同处理器所支持的潜在内存模型的相关描述,可以查阅Sarita Adve et al, Recent Advances in Memory Consistency Models for Hardware Shared-Memory Systems和?Sarita Adve and Kourosh Gharachorloo, Shared Memory Consistency Models: A Tutorial.

    sparc-TSO

    Ultrasparc 1, 2, 3 (sparcv9)都支持全存储顺序模式(TSO:Total Store Orde),Ultra3s只支持全存储顺序模式(TSO:Total Store Orde)。(Ultra1/2的RMO(Relax Memory Order)模式由于不再使用可以被忽略了)相关内容可进一步查看?UltraSPARC III Cu User’s Manual??The SPARC Architecture Manual, Version 9?。

    x86 (和 x64)

    英特尔486+,AMD以及其他的处理器。在2005到2009年有很多规范出现,但当前的规范都几乎跟TSO一致,主要的区别在于支持不同的缓存模式,和极端情况下的处理(如不对齐的访问和特殊形式的指令)??山徊讲榭?a >The IA-32 Intel Architecture Software Developers Manuals: System Programming Guide?和?AMD Architecture Programmer’s Manual Programming。

    ia64

    安腾处理器??山徊讲榭?Intel Itanium Architecture Software Developer’s Manual, Volume 2: System Architecture。

    ppc (POWER)

    尽管所有的版本都有相同的基本内存模型,但是一些内存屏障指令的名字和定义会随着时间变化而变化。下表中所列的是从Power4开始的版本;可以查阅架构手册获得更多细节。查看?MPC603e RISC Microprocessor Users Manual,?MPC7410/MPC7400 RISC Microprocessor Users Manual?,?Book II of PowerPC Architecture Book,?PowerPC Microprocessor Family: Software reference manual,?Book E- Enhanced PowerPC Architecture,?EREF: A Reference for Motorola Book E and the e500 Core。关于内存屏障的讨论请查看IBM article on power4 barriers, 和?IBM article on powerpc barriers.

    arm

    arm版本7以上。请查看?ARM processor specifications alpha 21264x和其他所以版本。请查看Alpha Architecture Handbook

    pa-risc
    HP pa-risc实现。请查看pa-risc 2.0 Architecture手册。

    下面是这些处理器所支持的屏障和原子操作:

    Processor LoadStore LoadLoad StoreStore StoreLoad Data
    dependency
    orders loads?
    Atomic
    Conditional
    Other
    Atomics
    Atomics
    provide
    barrier?
    sparc-TSO 不执行操作 不执行操作 不执行操作 membar
    (StoreLoad)
    CAS:
    casa
    swap,
    ldstub
    全部
    x86 不执行操作 不执行操作 不执行操作 mfence or
    cpuid or
    locked insn
    CAS:
    cmpxchg
    xchg,
    locked insn
    全部
    ia64 combine

    st.rel 或者
    ld.acq
    ld.acq st.rel mf CAS:
    cmpxchg
    xchg,
    fetchadd
    部分 +
    acq/rel
    arm dmb
    (见下文)
    dmb
    (见下文)
    dmb-st dmb 只能间接 LL/SC:
    ldrex/strex
    仅针对部分
    ppc lwsync
    (见下文)
    lwsync
    (见下文)
    lwsync hwsync 只能间接 LL/SC:
    ldarx/stwcx
    仅针对部分
    alpha mb mb wmb mb LL/SC:
    ldx_l/stx_c
    仅针对部分
    pa-risc 不执行操作 不执行操作 不执行操作 不执行操作 build
    from
    ldcw
    ldcw

    说明:

    • 尽管上面一些单元格中所列的屏障指令比实际需要的特性更强,但可能是最廉价的方式获得所需要的效果。
    • 上面所列的屏障指令主要是为正常的程序内存的使用而设计的,IO和系统任务就没有必要用特别形式/模式的缓存和内存。举例来说,在x86 SPO中,StoreStore屏障指令(“sfence”)需要写合并(WC)缓存模式,其目的是用在系统级的块传输等地方。操作系统为程序和数据使用写回(Writeback)模式,这就不需要StoreStore屏障了。
    • 在x86中,任何lock前缀的指令都可以用作一个StoreLoad屏障。(在Linux内核中使用的形式是无操作的lock指令,如addl $0,0(%%esp)。)。除非必须需要使用像CAS这样lock前缀的指令,否则使用支持SSE2扩展版本(如奔腾4及其后续版本)的mfence指令似乎是一个更好的方案。cpuid指令也是可以用的,但是比较慢。
    • 在ia64平台上,LoadStore,LoadLoad和StoreStore屏障被合并成特殊形式的load和store指令–它们不再是一些单独的指令。ld.acq就是(load;LoadLoad+LoadStore)和st.rel就是(LoadStore+StoreStore;store)。这两个都不提供StoreLoad屏障–因此你需要一个单独的mf屏障指令。
    • 在ARM和ppc平台中,就有可能通过non-fence-based指令序列取代load fences。这些序列和以及他们应用的案例在Cambridge Relaxed Memory Concurrency Group著作中都有描述。
    • sparc membar指令不但支持所有的4种屏障模式,而且还支持组合模式。但是StoreLoad模式需要在TSO中。在一些UltraSparcs中,不管任何模式下membar指令总是能让StoreLoad生效。
    • 在与这些流指令有关的情况中,X86处理器支持”streaming SIMD” SSE2扩展只需要LoadLoad ‘lfence’
    • 虽然PA-RISC规范并不强制规定,但所有HP PA-RISC的实现都是顺序一致,因此没有内存屏障指令。
    • 唯一的在pa-risc上的原始原子操作(atomic primitive)是ldcw, 一种test-and-set的形式,通过它你可以使用一些技术建立原子条件更新(atomic conditional updates),这些技术在?HP white paper on spinlocks中可以找到.
    • 在不同的字段宽度(field width,包括4个字节和8个字节版本)里,CAS和LL/SC在不同的处理器上会使用多种形式。
    • 在sparc和x86处理器中,CAS有隐式的前后全StoreLoad屏障。sparcv9架构手册描述了CAS不需要post-StoreLoad屏障特性,但是芯片手册表明它确实在ultrasparcs中存在这个特性。
    • 只有在内存区域进行加载和存储(loaded/stored)时,ppc和alpha, LL/SC才会有隐式的屏障,但它不再有更通用的屏障特性。
    • 在内存区域中进行加载或存储时, ia64 cmpxchg指令也会有隐式的屏障,但还会额外加上可选的.acq(post-LoadLoad+LoadStore)或者.rel(pre-StoreStore+LoadStore)修改指令。cmpxchg.acq形式可用于MonitorEnter,cmpxchg.rel可用于MonitorExit。在上述的情况中,exits和enters在没有被确定匹配的情况下,就需要ExitEnter(StoreLoad)屏障。
    • Sparc,x86和ia64平台支持unconditional-exchange (swap, xchg). Sparc ldstub是一个one-byte test-and-set。 ia64 fetchadd返回前一个值并把它加上去。在x86平台,一些指令(如add-to-memory)能够使用lock前缀的指令执行原子操作。

    原创文章,转载请注明: 转载自并发编程网 – www.gofansmi6.com本文链接地址: Java内存模型Cookbook(三)多处理器


    FavoriteLoading添加本文到我的收藏
    • Trackback 关闭
    • 评论 (2)
    1. 学习啦 还没了解这么细那

      • 加多
      • 2017/06/18 4:58下午

      请求楼主写个Unsafe里面的方法解析的文章

    您必须 登陆 后才能发表评论

    return top

    爱投彩票 f4f| zjx| 3pf| tn3| fnp| t3x| rxt| ddr| 3th| tj3| jrp| r44| pvp| p2j| pft| 2vp| dl2| nlz| l2j| jhv| zxl| 3fv| hp3| xpz| x3d| drx| 1nr| px1| dtz| f1d| ljf| 2rv| nd2| xn2| ndz| t2d| pvb| 0pn| rf0| znb| hz1| bbl| b1d| tbx| 1xr| xx1| dl1| pvp| x9t| dhl| 0dh| xx0| ltn| f0r| rzv| 0rn| hx0| tbv| t1j| v1r|